Il Pentium III (talvolta abbreviato in "P3") fu un microprocessore x86 sviluppato da Intel come successore del Pentium II, e arrivò sul mercato il 26 febbraio 1999.
Al pari del suo predecessore era basato sull'architettura P6 che era stata introdotta per la prima volta con il processore Pentium Pro, inizialmente destinato a sostituire il primo Pentium ma poi relegato al mercato di fascia alta, specialmente quello server e workstation.
Le prime versioni erano molto simili ai Pentium II: la maggiore differenza era il supporto delle istruzioni SSE e l'introduzione, nelle prime versioni, di un numero di serie unico per ogni processore; tale caratteristica venne rimossa poi nei modelli successivi a causa delle proteste del pubblico che vedevano in tale codice identificativo una possibile violazione della privacy.
A partire dalla seconda generazione del Pentium III venne anche abbandonato lo Slot 1 per la connessione del processore alla scheda madre, in favore di un ritorno ad un socket di tipo tradizionale, il nuovo 370.
I modelli:
Katmai
Il core Katmai era alla base della prima generazione del Pentium III ed era in sostanza una evoluzione del core Deschutes (alla base dell'ultima generazione del Pentium II), quindi costruito mediante il processo produttivo a 250 nm, con l'aggiunta delle istruzioni SSE ed un migliorato controllo della memoria cache L2 da 512 KB. Fu inoltre l'ultima CPU Intel ad adottare ancora lo Slot 1.
Il Katmai era in realtà molto simile al suo diretto predecessore, Deschutes: vennero mantenuti inalterati il processo produttivo a 250 nm, il BUS a 100 MHz e la dotazione di cache L2 di 512 KB posizionata all'esterno del die del processore, sulla una scheda elettronica chiamata SECC (acronimo di "Single Edge Connector Cartdrige"), e funzionante alla metà della frequenza del processore. Proprio per la presenza della cache esterna al processore non poteva venire utilizzato un tradizionale socket, ma continuava a venire utilizzato lo Slot 1 per collegare la CPU alla scheda madre.
Derivando dal Pentium II Deschutes, anche Katmai offriva il supporto alle istruzioni MMX ma la più evidente variazione rispetto al proprio predecessore fu l'introduzione di 70 nuove istruzioni, definite inizialmente "KNI" (acronimo di "Katmai New Instruction") e poi rinominate nelle più famose SSE che velocizzavano le applicazioni in virgola mobile, 3D, video e audio.
Coppermine
Dopo poco più di 6 mesi dal lancio di Katmai, arrivò il core Coppermine decisamente più rivoluzionario: era basato sul nuovo processo produttivo a 180 nm e integrava la cache L2 direttamente nel die del processore; tale soluzione tecnica limitò la dimensione della cache L2 a 256 KB ma consentì il suo funzionamento alla stessa velocità della CPU e non alla metà come nelle soluzione precedenti, ottenendo quindi un complessivo aumento delle prestazioni.
Pur essendo basato sulla stessa architettura di Katmai, Coppermine portò con sé diverse novità, tra le quali il nuovo processo produttivo a 180 nm che consentiva, rispetto al precedente da 250 nm, una notevole riduzione dei consumi e della temperatura d'esercizio oltre a migliorare la resa produttiva per ogni singolo wafer riducendo la superficie di ogni singolo die a soli 106 mm².
A questo si aggiungeva un BUS che, sebbene inizialmente fosse ancora quello a 100 MHz, successivamente raggiunse i 133 MHz. La vera novità era invece costituita dalla cache L2, dimezzata rispetto a quella del predecessore (pari quindi a 256 KB) ma posizionata direttamente all'interno del die della CPU; si trattava di una innovazione originariamente introdotta nel processore di fascia bassa Celeron Mendocino e poi esportata anche al modello di punta Pentium III. Inoltre, tale integrazione consentiva di far funzionare tale cache alla stessa velocità del processore invece che alla metà come avveniva in Katmai; la minore dimensione di tale cache quindi veniva compensata abbondantemente dalla maggiore velocità di funzionamento oltre che dalla minore latenza di accesso.
L'integrazione della cache L2 direttamente all'interno del die del processore rese di fatto inutile la presenza della SECC (acronimo di "Single Edge Connector Cartdrige"), ovvero di quella scheda elettronica sul quale veniva montato il core Katmai per essere poi collegato alla cache esterna. Sebbene vennero prodotte anche alcune versioni di Coppermine che utilizzavano lo Slot 1 per la connessione alla scheda madre, tale soluzione venne in realtà abbandonata in favore di un ritorno ad un socket di tipo tradizionale, che venne chiamato Socket 370.
A queste innovazioni macroscopiche se ne aggiunsero anche altre meno evidenti relative all'ottimizzazione generale dell'architettura del processore; in quel periodo Intel era stata messa decisamente sotto pressione dalla valida concorrenza operata da AMD per mezzo del proprio processore Athlon Classic, e vennero quindi risolti alcuni problemi che avevano limitato le prestazioni del progetto Katmai, tra le quali vi fu l'eliminazione dei noti stalli nella pipeline; il risultato fu un miglioramento generale del 30% nell'esecuzione delle istruzioni.
]
Analisi:http://www.eurogamer.net/articles/p3-800
Tualatin
Tualatin era il nome in codice della terza (ed ultima) generazione del processore Pentium III sviluppato da Intel come successore del core Coppermine, e arrivò sul mercato alla fine del 2000.
Il core Tualatin ebbe però vita breve, circa un anno, in quanto era contemporaneo del primo Pentium 4 Willamette che a parità di clock era più lento e ovviamente questo fatto creava della concorrenza interna alla stessa Intel, dato che nelle intenzioni del produttore era proprio il nuovo progetto a dover costituire il vero "cavallo di battaglia".
Le differenze tra Tualatin e Coppermine erano relativamente ridotte, ma tra queste la più importante era senza dubbio il nuovo processo produttivo a 130 nm (contro quello a 180 nm utilizzato per il predecessore). Tale innovazione consentì ad Intel, prima di tutto, di migliorare ulteriormente la resa produttiva, potendo costruire più chip per ogni singolo wafer, e in secondo luogo di aumentare il clock arrivato nelle ultime versioni fino a 1400 MHz, ovvero pari alla frequenza d'introduzione del primo Pentium 4 Willamette.
Inoltre, con l'arrivo dei cosiddetti Pentium III-S, Intel raddopiò la dotazione di cache L2, portandola a 512 KB. Il core Tualatin inoltre portò benefici anche nel campo delle temperature di esercizio, decisamente più basse rispetto a quelle di Coppermine, ovvero circa 70° contro 80°. Il BUS rimase invece quello a 133 MHz mentre il socket fu ancora il 370 introdotto con Coppermine.
Rispetto a Coppermine, Tualatin non introdusse nessuna tecnologia innovativa, quindi erano presenti ancora sia le istruzioni MMX, sia le SSE. Le SSE2 infatti, pur essendo già state sviluppate, vennero introdotte da Intel solo nel processore Pentium 4 e non vennero estese anche al core Tualatin.
La caratteristica peculiare della terza generazione di P3 e dei Celeron ad essa contemporanei era però l'incompatibilità con le schede madri destinate ai processori delle generazioni precedenti, quindi erano necessarie nuove schede madri. Le schede madri destinate ai processori Tualatin erano compatibili anche con i processori Coppermine, ma non viceversa. A loro volta, le schede madri destinate ai Coppemine erano compatibili anche coi Celeron basati sul core Mendocino, che invece non funzionavano sulle schede madri destinate ai Tualatin.
Esistevano però degli adattatori, che consentivano di montare i processori Tualatin anche su numerose schede madri riservate ai processori Mendocino e Coppermine. Uno, prodotto dalla Powerleap, consentiva di installarli su PC dotati di vecchie schede madri su Slot-1 che solitamente ospitavano processori Pentium II o Pentium III Katmai.
Non solo Pentium III, anche Celeron.
Il core Tualatin venne utilizzato da Intel, anche come base per l'evoluzione a 130 nm della CPU Celeron. In questa evoluzione il Celeron non era molto diverso dal Pentium III da cui derivava, l'unica differenza era infatti costituita dal BUS che funzionava a 100 MHz. Ovviamente se si vuole fare il confronto anche con i Pentium III-S, bisogna notare anche la differenza nella quantità di cache, rimasta invariata a 256 KB nei Celeron.
Il core Tualatin venne utilizzato da Intel anche come base per l'unica generazione di Pentium III-M arrivata sul mercato come evoluzione del precedente Mobile Pentium II PE che era invece basato sul core Dixon. La versione di Tualatin utilizzata nel Pentium III-M era quella alla base anche del Pentium III-S (vale a dire quella dotata di 512 KB di cache L2) con l'aggiunta della prima generazione della tecnologia di risparmio energetico SpeedStep, ovvero quella tecnologia che consentiva di variare dinamicamente il clock di esercizio della CPU, abbassandolo quando non era necessaria tutta la potenza elaborativa, con la conseguente diminuzione dei consumi; la tecnologia SpeedStep ebbe poi molto successo nei processori Intel e gradualmente venne introdotta in tutti i prodotti successivi, non solo quelli pensati per il settore mobile.
Come accennato prima, il progetto Tualatin durò poco sul mercato, dato che le sue caratteristiche "affossavano" i primi Pentium 4. Ovviamente Intel non poteva rischiare che i consumatori si convincessero che un Pentium III era migliore di un Pentium 4, e quindi decise di ridurre sempre più la sua proposta sul mercato, concentrando tutte le energie delle proprie campagne marketing sul Pentium 4.
In realtà il progetto Tualatin, non "morì" con l'ultimo Pentium III, ma venne riutilizzato come base per lo sviluppo dell'architettura del primo Pentium M Banias (il processore alla base della prima generazione della piattaforma Centrino, conosciuta come Carmel) sviluppato dai centri di ricerca di Intel situati ad Haifa in Israele. Qui infatti nel 2001 era stato praticamente completato il progetto di Timna, una CPU rivoluzionaria per i tempi con un doppio controller integrato, sia per la memoria RAM, sia per la scheda video; a questo punto, però Intel fu costretta, per questioni commerciali a interromperne lo sviluppo, per passare a quello di un processore specificatamente pensato per l'ambito "mobile", quello che poi sarebbe appunto diventato il primo Pentium M Banias.
Avendo come riferimento i Pentium III Tualatin (in particolare quelli già ottimizzati per l'utilizzo in sistemi mobile, quindi dotati della tecnologia SpeedStep) e i Pentium 4 Willamette, gli ingegneri decisero di creare una sorta di processore "ibrido", quello che venne chiamato "Un Pentium III con il BUS del Pentium 4", in modo da poter sfruttare i vantaggi di ciascun "genitore". In realtà era appunto una revisione del Pentium III Tualatin, ottimizzata per l'ambito mobile.
Analisi: http://www.hwupgrade.it/news/cpu/intel- ... _4551.html" onclick="window.open(this.href);return false;
Alcuni risultati prestazionali: