Intel ha illustrato in dettaglio il package design della prossima generazione di processori server Xeon 7 “Diamond Rapids”, una piattaforma progettata per offrire elevate capacità di elaborazione seriale negli ambienti enterprise e nei carichi di lavoro legati all’agentic AI.
L’obiettivo architetturale di Intel è particolarmente ambizioso: fino a 256 P-core per socket, affiancati da un massimo di 1,28 GB di cache last-level (LLC). A completare la piattaforma troviamo un sottosistema I/O di nuova generazione, comprendente anche il supporto a PCI Express 6.0.
Per la realizzazione dei core complex chiplet, Intel utilizza il proprio più recente processo produttivo avanzato, denominato Intel 18A-P, mentre altri elementi del package sono prodotti attraverso varianti dei nodi Intel 3.
Un’architettura chiplet fortemente disaggregata
Xeon 7 “Diamond Rapids” adotta una filosofia di progettazione basata sulla disaggregazione dei componenti, concettualmente analoga a quella già utilizzata da AMD nelle proprie piattaforme EPYC.
Il processore suddivide infatti le risorse di calcolo in gruppi di core organizzati all’interno di chiplet dedicati. Questi vengono successivamente interconnessi con una struttura centralizzata destinata alla gestione dell’I/O e delle risorse di sistema.
Il package di Diamond Rapids comprende:
- 2 Fabric Hub Tile (FHT);
- 4 CPU Core Base Tile;
- 16 core chiplet;
- 256 P-core Panther Cove complessivi.
Ogni core chiplet integra 16 P-core, mentre ciascun Base Tile gestisce quattro chiplet, per un totale di 64 core per Base Tile. La configurazione completa a quattro Base Tile porta quindi il processore a quota 256 core.
Intel 18A-P per i core chiplet
Intel realizza ciascuno dei 16 core chiplet utilizzando il processo produttivo Intel 18A-P, mentre i quattro Base Tile sono prodotti attraverso il nodo Intel 3-T. I due Fabric Hub Tile utilizzano invece il processo Intel 3.
Ne deriva una piattaforma realizzata interamente attraverso nodi produttivi Intel, senza dipendere da fonderie esterne per i diversi componenti del package. Questa strategia permette all’azienda di mantenere sotto il proprio controllo l’intera catena tecnologica necessaria alla realizzazione del processore.
Foveros 3D Direct e interconnessione dei chiplet
Uno degli aspetti più interessanti di Diamond Rapids riguarda la modalità con cui Intel collega i diversi chiplet di calcolo.
Sui quattro Compute Base Tile viene utilizzata la tecnologia Foveros 3D Direct, basata su un’interfaccia di hybrid bonding tridimensionale. Il Base Tile svolge quindi una funzione molto più complessa rispetto a quella di un tradizionale interposer.
La struttura integra una rete di connessioni ad alta densità che permette di collegare i quattro core chiplet posizionati sopra il Base Tile e di aggregare le relative connessioni verso i Fabric Hub Tile.
I quattro Base Tile vengono successivamente collegati ai Fabric Hub Tile attraverso link in rame a livello di substrate, conformi all’architettura di interconnessione per chiplet UCIe-S, sviluppata attraverso una topologia di tipo fan-out fabric.
La cache L3 viene spostata nel Base Tile
Il Base Tile non costituisce quindi un semplice elemento di interposizione.
Una delle ragioni principali per cui Intel ha scelto di utilizzare il processo Intel 3-T è proprio la presenza di una componente logica fondamentale: la cache last-level condivisa.
I core chiplet integrano i P-core e le rispettive cache L2, ma non dispongono di una cache L3 condivisa direttamente al loro interno. Al contrario, ogni chiplet dispone di una struttura 3D crossbar (Xbar) che gestisce le comunicazioni tra i 16 P-core e collega il chiplet al Base Tile.
È quest’ultimo a ospitare la cache L3 condivisa.
320 MB di cache L3 per ogni Base Tile
Ogni Base Tile integra ben 320 MB di cache L3, condivisi tra i quattro core chiplet collegati.
Poiché ciascun Base Tile gestisce 64 core, la struttura consente di realizzare un’ampia cache pooling accessibile da tutti i P-core associati al relativo tile.
Ogni singolo core dispone quindi di accesso alla cache L3 da 320 MB presente nel Base Tile, mentre il package completo, composto da quattro Base Tile, raggiunge una capacità complessiva di:
320 MB × 4 = 1.280 MB ovvero 1,28 GB di cache L3.
Oltre alla memoria cache, il Base Tile integra anche un cache agent, uno snoop filter per la gestione della coerenza e un’interconnessione die-to-die destinata a collegarlo al Fabric Hub Tile.
Questa organizzazione consente a Intel di separare fisicamente i core dalla cache last-level, mantenendo al contempo una struttura di comunicazione ad alta densità tra le diverse componenti.
Due Fabric Hub Tile per memoria e I/O
La gestione della memoria e delle principali interfacce I/O è affidata a due Fabric Hub Tile, realizzati con il processo Intel 3.
Ogni FHT è collegato a quattro Compute Base Tile e integra i controller di memoria del processore.
Secondo le informazioni precedentemente diffuse da Intel, ciascun Fabric Hub Tile dispone di un’interfaccia di memoria DDR5 a otto canali. Considerando entrambi i FHT, il package completo mette quindi a disposizione 16 canali DDR5.
La piattaforma supporta inoltre moduli MRDIMM fino a 12.800 MT/s, una caratteristica particolarmente importante per sistemi server caratterizzati da elevati requisiti di bandwidth della memoria.
PCI Express 6.0, CXL 3.0 e UPI 3
Il sottosistema I/O di Diamond Rapids è progettato per supportare le generazioni più recenti delle interconnessioni per server.
Ciascuno dei due Fabric Hub Tile mette a disposizione 64 linee PCI Express 6.0, configurabili anche per l’utilizzo con CXL 3.0 e UPI 3.
A queste si aggiungono otto linee PCI Express 4.0 per ciascun Fabric Hub Tile, destinate alle connessioni di piattaforma a basso livello.
Considerando entrambi i FHT, la configurazione mette quindi a disposizione complessivamente:
- 128 linee PCIe 6.0;
- supporto a CXL 3.0;
- interconnessione UPI 3;
- 16 linee PCIe 4.0 per la connettività di piattaforma.
Questa dotazione rende l’architettura particolarmente adatta a sistemi server dotati di numerosi acceleratori, dispositivi di storage e componenti ad alta velocità.
Acceleratori hardware integrati
Intel ha inoltre integrato nei Fabric Hub Tile una serie di acceleratori e funzionalità hardware dedicate.
Tra queste figurano TDX, SGX, QAT e DSA, che consentono di accelerare e gestire specifici carichi di lavoro legati alla sicurezza, alla compressione, all’elaborazione dei dati e alla protezione degli ambienti di esecuzione.
L’integrazione di queste funzioni direttamente nella piattaforma contribuisce a ridurre la necessità di demandare determinate operazioni a componenti esterni.
Panther Cove: il nuovo P-core per Diamond Rapids
Le informazioni disponibili sull’architettura interna dei nuovi Panther Cove P-core sono ancora limitate, ma Intel ha fornito alcune indicazioni sulle capacità ISA supportate.
I core sono progettati per supportare Advanced Matrix Extensions (AMX) e AVX 10.2, oltre a diversi formati numerici particolarmente importanti per l’intelligenza artificiale.
Tra i formati indicati figurano:
- FP8;
- FP16;
- BF16.
Il supporto a queste rappresentazioni numeriche, insieme alle AMX, punta a migliorare l’efficienza nell’elaborazione dei carichi di lavoro AI e nelle operazioni matriciali, sempre più importanti nei moderni ambienti enterprise.
Un package progettato per l’AI enterprise
L’architettura di Xeon 7 “Diamond Rapids” evidenzia una precisa evoluzione della strategia Intel per i processori server.
L’azienda non punta esclusivamente sull’aumento del numero di core, ma combina disaggregazione tramite chiplet, cache condivisa di grandi dimensioni, memoria DDR5 ad alta velocità, PCIe 6.0, CXL 3.0 e accelerazione hardware.
La configurazione massima da 256 P-core e 1,28 GB di cache L3 rappresenta il fulcro della piattaforma, mentre la separazione tra core chiplet, Base Tile e Fabric Hub Tile permette di adottare processi produttivi differenti per le varie parti del processore.
L’utilizzo di Intel 18A-P per i core, abbinato a Intel 3-T e Intel 3 per le altre sezioni del package, evidenzia inoltre come l’azienda stia sfruttando una strategia multi-node all’interno dello stesso processore.
Diamond Rapids si presenta quindi come una piattaforma Xeon progettata non soltanto per aumentare la densità di elaborazione, ma anche per affrontare le esigenze di AI, cloud computing, virtualizzazione e infrastrutture enterprise di nuova generazione, con un’architettura fortemente modulare e orientata alla scalabilità.
HW Legend Staff
