NVIDIA avrebbe già avviato la fase di prototipazione della nuova architettura GPU Feynman, destinata a raccogliere l’eredità delle future piattaforme Rubin e Rubin Ultra.
Secondo indiscrezioni provenienti dalla catena di fornitura e da fonti vicine a TSMC, NVIDIA avrebbe scelto una strategia particolarmente aggressiva per la prossima generazione di acceleratori dedicati all’intelligenza artificiale e al calcolo ad alte prestazioni.
Il progetto dovrebbe infatti basarsi sul processo produttivo A16 di TSMC, con una produzione di massa prevista nella seconda metà del 2028.
La scelta sarebbe particolarmente significativa perché NVIDIA, secondo le informazioni disponibili, intenderebbe saltare completamente la famiglia di nodi N2, passando direttamente alla tecnologia A16 a 1,6 nm.
NVIDIA Feynman: il passaggio al nodo TSMC A16
La piattaforma Feynman dovrebbe sfruttare le caratteristiche avanzate del processo TSMC A16, compresa la tecnologia di alimentazione sul retro del wafer, nota come backside power delivery.
Questa soluzione permette di separare maggiormente i percorsi destinati all’alimentazione da quelli utilizzati per i segnali, con potenziali vantaggi in termini di efficienza energetica, densità dei transistor e gestione della complessità dei chip.
Per gli acceleratori AI di nuova generazione, dove consumi e densità di calcolo rappresentano fattori critici, l’adozione di un nodo avanzato e di una distribuzione dell’alimentazione più sofisticata potrebbe assumere un ruolo determinante.
Chiplet 3D e tecnologia SoIC
La progettazione di Feynman non dovrebbe però limitarsi alla miniaturizzazione del processo produttivo.
NVIDIA sarebbe intenzionata a utilizzare in modo esteso le tecnologie di packaging avanzato, combinando chiplet tridimensionali, integrazione 2.5D e nuove soluzioni a livello di pannello.
Una delle tecnologie indicate è SoIC, attraverso la quale più chiplet possono essere impilati verticalmente all’interno dello stesso package.
L’approccio 3D consente di ridurre la distanza fisica tra i componenti e, di conseguenza, potenzialmente anche la latenza delle comunicazioni interne. Questo diventa particolarmente importante nei sistemi AI, nei quali enormi quantità di dati devono essere trasferite continuamente tra acceleratori e memoria.
CoWoS-L e packaging 2.5D
I chiplet impilati in 3D potrebbero essere successivamente integrati in configurazioni affiancate attraverso tecnologie come CoWoS-L o CoPoS.
L’obiettivo è realizzare package di dimensioni e complessità estremamente elevate, capaci di integrare contemporaneamente numerosi componenti di elaborazione e memoria ad alta velocità.
Secondo le indiscrezioni, le future configurazioni Feynman potrebbero raggiungere consumi nell’ordine di diversi kilowatt e offrire una capacità di elaborazione nell’ordine di decine di petaFLOPS.
Si tratta di numeri che evidenziano come NVIDIA stia spostando sempre più l’attenzione dalla singola GPU al sistema completo, nel quale silicio, memoria, packaging e interconnessioni diventano elementi strettamente interdipendenti.
HBM personalizzata per Feynman
Anche il sottosistema di memoria dovrebbe essere profondamente rivisto.
NVIDIA collaborerebbe con i propri partner allo sviluppo di una versione personalizzata della memoria HBM, con la possibilità che al momento della produzione di massa di Feynman sia disponibile una soluzione riconducibile alla generazione HBM4E.
Uno degli elementi più interessanti riguarda il possibile utilizzo di un base die personalizzato, nel quale potrebbero essere integrate funzioni logiche aggiuntive.
Tra queste potrebbero figurare un controller di memoria o unità dedicate al packet processing.
In questo modo, parte dell’elaborazione dei dati potrebbe essere effettuata direttamente all’interno del sottosistema di memoria prima che le informazioni raggiungano i chiplet di calcolo. Una simile architettura potrebbe contribuire a ridurre i trasferimenti di dati e ad aumentare l’efficienza complessiva del sistema.
L’interconnessione ottica diventa fondamentale
Uno dei principali limiti dei sistemi multi-GPU è rappresentato dalla necessità di trasferire enormi quantità di dati tra gli acceleratori.
Per Feynman, NVIDIA potrebbe quindi introdurre in modo più esteso la tecnologia CPO (Co-Packaged Optics), sostituendo una parte delle tradizionali connessioni elettriche in rame con interconnessioni ottiche.
L’utilizzo della luce per trasferire i dati tra GPU potrebbe consentire di incrementare significativamente la larghezza di banda riducendo, allo stesso tempo, alcuni dei costi energetici associati alle connessioni elettriche ad altissima velocità.
Dalla Blackwell NVL72 a oltre 1.000 TB/s
L’evoluzione prevista per la larghezza di banda dei sistemi NVIDIA rende particolarmente evidente la portata del progetto.
L’attuale configurazione Blackwell NVL72 dispone complessivamente di circa 130 TB/s di banda tra le GPU. Con Rubin il valore dovrebbe salire a circa 260 TB/s, mentre Rubin Ultra dovrebbe raggiungere circa 520 TB/s.
Per Feynman, NVIDIA punterebbe invece a superare la soglia dei 1.000 TB/s, portando la larghezza di banda complessiva del sistema nel territorio del petabyte al secondo.
Il passaggio sarebbe reso possibile proprio dall’adozione delle interconnessioni ottiche, che diventerebbero quindi un elemento fondamentale per continuare a incrementare le prestazioni dei sistemi multi-GPU.
TSMC COUPE per l’interconnessione ottica
Il progetto dovrebbe inoltre fare affidamento sulla tecnologia COUPE di TSMC, destinata a integrare le funzionalità ottiche direttamente all’interno dell’architettura di packaging.
L’integrazione tra calcolo, memoria e comunicazioni ottiche rappresenta una delle direzioni più importanti per l’evoluzione dei sistemi destinati all’intelligenza artificiale.
Aumentare il numero di GPU all’interno di un sistema non è infatti sufficiente se le interconnessioni non sono in grado di garantire una larghezza di banda adeguata. Con l’aumento della potenza di calcolo, il trasferimento dei dati rischia di diventare il principale collo di bottiglia.
Feynman punta a superare i limiti dei sistemi multi-GPU
La strategia attribuita a NVIDIA per Feynman mostra quindi un approccio che va ben oltre il semplice incremento delle prestazioni della singola GPU.
Il progetto combinerebbe processo TSMC A16 a 1,6 nm, alimentazione backside, chiplet 3D, packaging 2.5D, memoria HBM personalizzata e interconnessioni ottiche CPO.
L’obiettivo sarebbe costruire sistemi AI caratterizzati da una densità di calcolo e da una capacità di comunicazione tra acceleratori senza precedenti.
Se le indiscrezioni saranno confermate, Feynman rappresenterà un ulteriore passo verso un modello nel quale la GPU tradizionale lascia progressivamente spazio a una piattaforma composta da numerosi chiplet, memoria avanzata e reti di interconnessione ad altissima velocità.
La produzione di massa sarebbe prevista per la seconda metà del 2028, lasciando ancora ampio margine per modifiche e ottimizzazioni del progetto. Tuttavia, i dati preliminari delineano già una generazione destinata a spingere ulteriormente i limiti dell’infrastruttura per l’intelligenza artificiale e il supercomputing.
HW Legend Staff
